



本节内容

存储器芯片 的组成

存储器芯片结构图（SRAM、DRAM 都类似）



位平面



- 4096 个存储元被排成 **64×64** 的存储阵列，称为**位平面**
- 一个行列坐标 (X,Y) 即对应 1 bit

注：位平面也可以不是正方形，例如也可以是 32×128 ，此时行号应为 5bit、列号应为 7bit

行号X

(1,0)

(1,3)


$2^6=64$ ，因此行号用6bit表示

$2^6=64$ ，因此列号用6bit表示

列号Y


(0,63)

对应 1bit 存储元 (位元)



SRAM存储元件


根据SRAM👉、DRAM👉 选用相应的1bit 存储元件





DRAM存储元件

(63,63)

4K × 8bit 存储器芯片结构



注：也可将存储矩阵图简化



行列坐标 (0,63)
对应 8bit


- 可将8个位平面在Z轴方向堆叠，组成存储字长=8bit的存储矩阵
- 一个行列坐标 (X,Y) 即对应 8 bit
- (X,Y) 坐标相同的 8 个存储元组成一个“超元”

行列坐标 (63,63)
对应 8bit

4K × 8bit 存储器芯片结构

行地址译码器：输入
6bit 行地址，输出
 $2^6=64$ 根线（仅其中
一根线输出有效信号）

放大行选
择信号



行列号=(1,0) 对应的
8bit 被选中（读/写）

控制被选中存储单元的
读出或写入，也具有放
大列选择信号的作用。

列地址译码器：输入
6bit 列地址，输出
 $2^6=64$ 根线（仅其中
一根线输出有效信号）

- $4K = 2^{12}$ ，该芯片地址共12bit
- 高6位（A₁₁~A₆）作为“行地址”
- 低6位（A₅~A₀）作为“列地址”

例：访问地址 000001000000

- 行地址 A₁₁~A₆ = 000001
- 列地址 A₅~A₀ = 000000

4K × 8bit 存储器芯片结构

行地址译码器：输入
6bit 行地址，输出
 $2^6=64$ 根线（仅其中
一根线输出有效信号）

放大行选
择信号

行列号=(1,0) 对应的
8bit 被选中（读/写）

控制被选中存储单元的
读出或写入，也具有放
大列选择信号的作用。

读出的
8bit数据

要写入的
8bit数据


片选信号（1bit），表
示这块芯片是否被
“选中”。可用于实
现多个芯片组合扩展。

读写控制信号（1bit）
0为写操作
1为读操作


- $4K = 2^{12}$ ，该芯片地址共12bit
- 高6位（ $A_{11} \sim A_6$ ）作为“行地址”
- 低6位（ $A_5 \sim A_0$ ）作为“列地址”

例：访问地址 000001000000

- 行地址 $A_{11} \sim A_6 = 000001$
- 列地址 $A_5 \sim A_0 = 000000$




片选信号的作用（多块芯片连接）



【例】将 4块 4K×8bit 存储芯片，连接成 16K×8bit 的存储器。

- 16K = 2¹⁴，地址总位数=14bit
- 将最高两位 A₁₃ A₁₂ 地址作为2/4译码器输入
- A₁₃ A₁₂=11、10、01、00 分别对应译码器4个输出信号，分别连接4块芯片片选信号

一维译码 vs 二维译码



要点回顾

存储器芯片的组成

- 存储矩阵
 - 假设某芯片容量为 $2^n \times K\text{bit}$ —— 其中: K 为芯片的存储字长
 - 2^n 个存储元, 排成 **r行 c列**, 构成**位平面** ($r \times c = 2^n$)
 - K个位平面堆叠**, 行列号相同的 K 个位元 组成 一个 K bit 超元 (存储字长)

地址译码方式

双译码法 (二维译码)

- 将 n bit地址, 拆分为行地址、列地址
- 行地址位数 = $\log_2 r$, 列地址位数 = $\log_2 c$**
- 行译码器 —— 输入端=行地址位数, 输出端=r根线
- 列译码器 —— 输入端=列地址位数, 输出端=c根线

输出端仅1根线路
输出信号有效

单译码法 (一维译码)

- n bit 地址不进行拆分, 只使用行译码器, 输入端=n位, 输出端= 2^n 根线
- 缺点: 译码器输出端线路过多**

大容量DRAM通常用**双译码法**, **小容量SRAM**可能使用**单译码法**

其他控制信号

- 读/写控制信号 $\overline{WE}$ (write enable) —— 读、写 分别对应 1、0
- 片选信号 $\overline{CS}$ (chip select) —— 片选信号有效时, 芯片才可以被读写

注: 在电路图中, 如果一个信号名上面有横线, 则表示低电平有效